1. Schritt: Bestimmung der Anzahl der benötigten Flipflops und der Zustandskodierung. 2. Schritt: Taktversorgung Für jeden notwendigen Zählschritt muß bestimmt werden, welche Flipflops ihren Wert ändern. Nur für diese Flipflops wird ein Taktsignal erzeugt. Außer dem externen Zähltakt können an dieser Stelle auch geeignete Änderungen der Flipflop-Ausgänge Verwendung finden. Flipflops, deren Ausgänge stabil bleiben, werden nicht getaktet; ihre logischen Eingänge bleiben somit undefiniert, sie können als " don't care "-Positionen behandelt werden. Dies führt u. a. Auswahl zu Digitalzähler, Frequenzteiler und Speicherregister. zu wesentlichen Vereinfachungen im Verknüpfungsnetz. Es muß also für diesen Vorgang nicht wie bei den synchronen Zählern die Funktion "Speichern" gewählt werden; bei asynchronen Zählern wird das gleiche Ziel durch "nicht takten" erreicht. 3. Schritt: Entwurf des Verknüpfungsnetzes. In die Übergangstabelle des Modulus-16-Zählers ist die Sequenz der bereits kodierten Zustände eingetragen. Die Zählfolge ist zyklisch, da dem Zustand '1111' der (Anfangs)Zustand '0000' folgt.
Er ist nach dem letzten anzuzeigenden Dualwert 100 mit dem Folgewert 101 auf 000 zu setzen. Die am Ausgang um 10 ns kurzzeitig erscheinende Rückstellkombination kann in elektronischen Steuerschaltungen von Nachteil sein. Das Bild zeigt einen mit D-Flipflops erstellten asynchronen Modulo-5-Zähler. Das in Zeitdiagramm der Simulationsschaltung zeigt beim 1 MHz Takt deutlich den kurzzeitig anliegenden Löschimpuls mit dem Dualwert 101. Teil 1 asynchrone Zähler - YouTube. Da die Speicher Low aktive Clear-Eingänge haben, besteht die Steuerschaltung aus einem NAND Gatter, das die Ausgangspegel Q0 und Q2 auswertet. In Anlehnung an den modifizierten asynchronen BCD-Zähler kann auch die Schaltung des Modulo-5-Zählers so optimiert werden, dass beim Rücksetzen der Spike-Impuls vermieden wird. Das folgende Bild zeigt die Schaltung mit drei JK-Master-Slave Flipflops und Zeitablaufdiagramme der Schaltungssimulation. Die Eingangspegel werden auf der positiven Taktflanke in den Master M eingelesen und nach der fallenden Taktflanke vom Slave S ausgegeben.
Wenn also ein Zähler mit einer bestimmten Anzahl von Auflösungen ( n-Bit-Auflösung) bis zu zählt, wird er als Vollsequenzzähler aufgerufen, und wenn er weniger als die maximale Anzahl zählt, wird er als abgeschnittener Zähler aufgerufen. Um die asynchronen Eingänge im Flipflop zu nutzen, kann der Asynchronous Truncated Counter mit kombinatorischer Logik verwendet werden. Der asynchrone Modulo 16-Zähler kann unter Verwendung zusätzlicher Logikgatter modifiziert werden und so verwendet werden, dass der Ausgang einen Zählerausgang ( geteilt durch 10) ergibt, der beim Zählen von Standarddezimalzahlen oder in arithmetischen Schaltungen nützlich ist. Diese Art von Zählern wird als Dekadenzähler bezeichnet. Asynchroner bcd zähler. Dekadenzähler müssen auf Null zurückgesetzt werden, wenn der Ausgang einen Dezimalwert von 10 erreicht. Wenn wir 0-9 (10 Schritte) zählen, ist die Binärzahl - Anzahl zählen Binäre Zahl Dezimalwert 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001 Wenn der Ausgang 1001 erreicht (BCD = 9), muss der Zähler zurückgesetzt werden.
Bei High aktivem Reset sind diese Ausgangspegel von einem UND Gatter auszuwerten. Bei Low aktivem Reset müsste ein NAND Gatter den Reset-Impuls an die R01 und R02 Eingänge beider Zähler-ICs geben. Die Funktionskontrolle erfolgte im Simulationsprogramm mit einer Schaltungserweiterung um 7-Segmentanzeigen. Der Reset-Impuls bei dezimal 24 ist zu kurz, um wahrgenommen zu werden. Die Anzeige springt von 23 auf 00 und beginnt einen neuen Zyklus.