Grunddaten Veranstaltungsart Übung Langtext Veranstaltungsnummer 2413048 Kurztext Semester WiSe 2017/18 SWS 1. 0 Erwartete Teilnehmer/-innen 15 Max. Teilnehmer/-innen Rhythmus jedes 2. Semester Studienjahr Credits Belegung Keine Belegpflicht Hyperlink Sprache deutsch Termine Tag Zeit Dauer Raum Raum- plan Lehrperson Status fällt aus am Mi. 09:45 bis 10:30 woch 18. 10. 2017 bis 31. 01. 2018 HS 66. 919 Hartmann, Waag, Wasisto Zugeordnete Personen Zuständigkeit Hartmann, Jana, Dipl. -Ing. begleitend Waag, Andreas, Prof. Dr. rer. nat. habil. verantwortlich Wasisto, Hutomo Suryo, Dr. Zuordnung zu Einrichtungen Institut für Halbleitertechnik Inhalt Kommentar −Einführung −Digitale Grundschaltungen −MOS und CMOS −Silzium-Wafer Herstellung −MOSFET Prozesstechnologie −Nanolithographie −Ätztechniken und Oxidation −Entwurfsautomatisierung, Design Regeln und Montagetechniken −Back End Technologien −Moderne Entwicklungen: Speichertechnologien Literatur K. -H. Cordes, A. Waag, N. Heuck: Integrierte Schaltungen; Pearson Studium, 2010
18. 2021 Di. 19. 2021 Integrierte Schaltungen (Übung) Übung UE Ohne Ort Runge, Marcel Termin anpinnen Übersicht nach... OE "34341200 FG Mixed Signal Circuit Design" Mi. 20. 2021 Do. 21. 2021 Fr. 22. 2021 Veranstaltung kopieren Anzahl Kopien (max. 10) Abbrechen Kopieren
Sc. ) - BSc Technische Informatik StuPO 2015 4-6 [VTR] Elektrotechnik (BSc) - BSc Elektrotechnik StuPO 2014 Elektronik und Informationstechnik (StuPo2014) 5 Alle Veranstaltungen im Kurs Integrierte Schaltungen Integrierte Schaltungen (Vorlesung) Integrierte Schaltungen (Übung) Gruppe Termine (3) Datum Fr., 04. 03. 2022 Zeit 09:00 Uhr - 12:00 Uhr Ort H 0110 (CH+) Lehrleistung 4, 00 UE Einzeltermine ausklappen Datum Do., 31. 2022 8, 00 UE Legende Einzelne Woche Benutzerdefinierter Zeitraum Einzeltag Wochenauswahl Fr. 28. 02. 2022 - 06. 2022(SW 19) Kalenderoptionen 08:00 09:00 10:00 11:00 12:00 13:00 14:00 15:00 16:00 17:00 Mo. 28. 2022 Di. 01. 2022 Mi. 2022 Do. 2022 Fr. 04. 2022 Integrierte Schaltungen (Klausur) Klausur KL H 0110 (CH+) Termin anpinnen Übersicht nach... OE "34341200 FG Mixed Signal Circuit Design" Raum "H 0110" Veranstaltung kopieren Anzahl Kopien (max. 10) Abbrechen Kopieren Bestätigung Sind Sie sich sicher?
LV-Nummer 0433 L 609 Gesamt-Lehrleistung 42, 67 UE Semester WS 2021/22 Ansprechpartner Runge, Marcel Verantwortlich Dozierend Zugeordnet zu Technische Universität Berlin ↳ Fakultät IV ↳ Institut für Technische Informatik und Mikroelektronik ↳ 34341200 FG Mixed Signal Circuit Design URL Label Sprache Deutsch Module #40158v3: Digital Integrated Circuits (DIC) Studiengänge Stupo/Vertiefungsrichtung FS [VTR] Elektrotechnik (BSc) - BSc Elektrotechnik StuPO 2014 Elektronik und Informationstechnik (StuPo2014) 5 [PO] Technische Informatik (B. Sc. ) - BSc Technische Informatik StuPO 2015 4-6 Alle Veranstaltungen im Kurs Integrierte Schaltungen Integrierte Schaltungen (Vorlesung) Integrierte Schaltungen (Übung) Gruppe Termingruppe 1 Termine (16) Datum Di., 19. 10. 2021 - Di., 15. 02. 2022 Zeit 10:00 Uhr - 12:00 Uhr Ort Ohne Ort Dozierende Lehrleistung Einzeltermine ausklappen Legende Einzelne Woche Benutzerdefinierter Zeitraum Einzeltag Wochenauswahl Mo. 18. 2021 - 24. 2021(SW 1) Kalenderoptionen 08:00 09:00 10:00 11:00 12:00 13:00 14:00 15:00 16:00 17:00 Mo.
Lernergebnisse Vermittlung fundierter Grundlagenkenntnisse über den gesamten Entwurfsprozess integrierter digitaler Schaltungen, Halbleiterbauelemente, Herstellungsprozess, Layout, Grundlagen des digitalen CMOS Schaltungsentwurfs (Gatter, Transmission Gates, Logikfamilien), Sequentielle Schaltungen, Arithmetische Schaltungen Lehrinhalte Die Lehrninhalte in diesem Kurs fokusieren sich auf das Design und die Realisierung hochkomplexer digitaler Schaltungen (ASICs), Mikroprozessoren, Memory, Speicher u. s. w. 1. MOS-Kondensator und Transistor Physik 2. CMOS-Herstellungsprozess, die Layouterzeugung 3. CMOS-Inverter-Design, Stromverbrauch, Laufzeit 4. CMOS Komplexgatter, 5. Logic Effort 6. Dynamische CMOS-Logik, Stromverbrauch, Laufzeitverzögerung 7. CMOS Latches, CMOS-Register 8. Memory Zellen (SRAM, DRAM), Beschreibung der Lehr- und Lernformen Es finden neben der Vorlesung auch entsprechende Übungen statt.
Wichtig zu wissen ist nun, daß einige der Löcher auf dem Steckbrett untereinander leitend verbunden sind. In der schematischen Darstellung des Steckbretts sind diese Verbindungen in Grau eingezeichnet. Im Versorgungsbus verlaufen sie in zwei parallelen Spalten von oben nach unten, während in der Mitte des Steckbretts jeweils 5 Löcher horizontal zu einer Zeile zusammengefaßt sind. Zwischen zweien dieser Zeilenblöcke verläuft ein größerer Spalt. An dieser Stelle können DIP-ICs (Integrierte Schaltkreise in Dual-Inline-Bauform) auf das Brett gesteckt werden. Die eine Reihe der Beinchen steckt dann links neben dem Spalt und die andere rechts davon (siehe obiges Foto). Andere Bauteile wie z. B. Widerstände, Kondensatoren oder Transistoren können an beliebiger anderer Stelle innerhalb der Blöcke eingebaut werden. Um sie untereinander zu verbinden, kann man entweder jeweils ein Bein der Bauteile in eine gemeinsame Zeile stecken oder – für längere Wege – mit Drahtbrücken arbeiten.